DRAM工艺发展趋势与技术升级 [page::0]

• 当前DRAM工艺已突破至10nm级别，但微缩受限主要因电容漏电和工艺复杂性增大。

- 长远技术趋势是由2D向3D DRAM转变，采用混合键合技术取代传统Micro bump堆叠，支持更多堆叠层、更厚晶粒，提升性能及散热效率。

• HBM5 20hi将采用混合键合技术以改善IO密度和堆叠高度限制。

AI端侧推理瓶颈与3D DRAM的技术突破 [page::0]

• 端侧AI推理主要受制于内存带宽限制而非算力，如高通骁龙8GEN3案例中，内存带宽限制明显低于算力限制，成为性能瓶颈。

- 3D DRAM通过HB堆叠封装技术，有望将内存带宽从67GB/s提升至800GB/s，大幅提升推理速度。

• 端侧AI模型发展趋势由大型统一模型向小型MoE模型转变，促进端侧应用普及。

- 国内兆易创新、青耘科技、光羽芯成及台湾华邦电、高通等企业积极布局3D DRAM+NPU方案，推动行业技术升级。

市场及风险提示 [page::0]

• 行业投资评级为增持，重点关注NPU与3D DRAM协同发展的端侧AI蓝海。

- 风险包括AI应用渗透不及预期及3D DRAM技术进展缓慢。

资深金融分析师对《国泰海通｜电子：3D DRAM：开启端侧AI蓝海》研究报告的详尽分析

---

1. 元数据与概览

• 报告标题：国泰海通｜电子：3D DRAM：开启端侧AI蓝海

- 发布机构：国泰海通证券研究

• 发布时间：2025年5月28日 23:02

- 研究主题：本报告聚焦于电子行业中DRAM技术，特别是从2D DRAM向3D DRAM架构的转变，以及3D DRAM结合NPU（神经网络处理器）在端侧AI推理应用的潜力和发展趋势。

核心论点：随着DRAM制程微缩遇瓶颈，存储技术的未来趋势必然是3D DRAM技术，尤其是结合协处理器NPU，能够极大优化端侧AI推理性能。该技术组合开启了新的端侧AI“蓝海”市场空间，当前市场参与者积极布局3D DRAM及其结合NPU的方案，预计将带动相关产业链增长。基于这一技术和行业前景，报告给予“行业增持”评级。[page::0]

---

2. 逐节深度解读

2.1 行业观点及投资建议

关键论点：

• NPU作为协处理器的应用叠加3D DRAM被视为下一代端侧技术的主流趋势。

- 报告对该行业整体给予“增持”评级，意味着看好该技术变革带来的投资机会。

推理依据：

• 端侧AI需要更高效且常开的AI处理技术，现有2D DRAM在容量和性能的微缩遇到瓶颈，3D架构是突破之道。

- NPU作为AI协处理器，结合高速内存（三维堆叠DRAM）可极大增幅AI推理的实用性能，特别是在内存带宽受限的场景中。

关键数据点及意义：

• 指出DRAM制程已经达到10nm级别，进一步微缩导致一系列技术难题（电容漏电、信号干扰、成本等）[page::0]。

- 强调3D DRAM由于采用混合键合的堆叠技术，相比传统Micro bump更加适合多层堆叠，有助于解决高度限制和散热问题，是未来技术主流。

2.2 DRAM工艺瓶颈与3D架构转变

核心观点：

• DRAM的制程技术微缩已趋近物理极限，传统2D DRAM存储密度难以提高。

- 3D DRAM采用混合键合（Hybrid Bonding）技术，突破传统Micro bump堆叠高度限制，提升IO密度和散热性能，代表未来主流技术路线。

逻辑与假设：

• DRAM制程的不断微缩带来电容保持稳定性挑战，使芯片设计从“横向”2D扩展转向“纵向”3D堆叠成为必然。

- 混合键合技术无需凸块，允许多层堆叠厚芯粒，有利于解决芯片翘曲与散热问题，且能提高传输速度。

行业动态：

• 三大HBM原厂决定HBM5 20hi世代采用Hybrid Bonding技术，行业标准已初步形成。

- 技术迭代重点不在单纯制程缩小，而是堆叠与封装技术创新。

数据与技术细节：

• 探讨WoW（Wafer-on-Wafer）3D DRAM与现有HBM体系技术差异。

- 混合键合作为先进键合技术，较传统Micro bump可支持更多堆叠层数，并解决散热与传输速度瓶颈。

2.3 AI端侧应用及相关硬件趋势

关键观点：

• AI应用趋向百花齐放，硬件端储备了多种创新技术支持不同模型落地。

- 小型MoE（Mixture of Experts）模型驱动AI端侧发展，如Qwen3-30B-A3B激活参数仅为QwQ-32B的10%，但表现更优，为端侧AI提供更轻量级模型基础。

推理与假设：

• 端侧AI对能耗和延迟要求极高，小型化、高效模型（MoE）更适合边缘设备。

- 硬件侧通过NPU+3D DRAM的组合，解决了内存带宽限制问题，增加端侧模型运算吞吐。

关键数据点：

• 以高通骁龙8GEN3为例，其NPU算力为45TOPs，内存带宽67GB/s，实际推理速度被内存带宽严重限制（仅约4.8 tokens/s），远低于计算能力限制（3215 tokens/s）。

- 假设提升到3D DRAM+NPU方案的800GB/s带宽，推理速度可提升至57 tokens/s，显著突破瓶颈。

行业布局：

• 中国大陆企业兆易创新、青耘科技、光羽芯成，以及台湾华邦电和全球手机AP巨头高通均在加紧3D DRAM与NPU方案研发，明确技术趋势。

2.4 风险提示

列明风险：

• AI应用渗透速率和规模不及预期，可能导致市场需求不足。

- 3D DRAM核心技术发展或推广进程不及预期，技术壁垒及量产困难可能影响行业成长。

---

3. 图表深度解读

该报告片段没有展示具体图表或表格，但从内容可推断技术参数和对比的隐含数据。

例如：

• 高通骁龙8GEN3计算与内存带宽的限制分析（文本数据）：

- NPU算力45TOPs带来的理论推理速度3215 tokens/s，与内存带宽67GB/s对应推理速度仅4.8 tokens/s的巨大差距图示隐含说明当前端侧内存瓶颈严重。
- 预测借力800GB/s内存带宽后推理速度实现57 tokens/s，跃升近12倍。这显示内存带宽是制约性能的短板。
这些数据凸显推动3D DRAM发展的市场动因与技术必要性。

在未来完整版本中，如果有图表，如芯片架构示意图、不同DRAM技术对比图、推理速度与内存带宽关系曲线等，均应详细解读以印证文本观点。

---

4. 估值分析

当前报告未包含明确的估值模型、财务预测或目标价格，只聚焦技术趋势与行业投资潜力分析，给予“行业增持”评级作为投资建议。未来如附带盈利预测，应关注相关企业如何从3D DRAM及NPU结合开发中实现营收和利润增长。

---

5. 风险因素评估

• AI应用渗透率不及预期：若端侧AI未能快速广泛应用，市场需求不足，可能导致相关产业链增长放缓。

- 3D DRAM技术进展受阻：关键技术突破难度大，量产成本和良率问题可能导致推广不及时。

报告未具体说明缓解策略或概率评估，但这两项风险为此类新兴技术投资的典型不确定因素。

---

6. 批判性视角与细微差别

• 报告对3D DRAM与NPU结合的技术趋势描述较为乐观，但缺乏具体的产业链成本和时间推进预测。技术突破虽重要，但量产和市场接受度存在多重不确定性。

- AI端侧模型提及MoE模型优于满血模型的表现，但报告未详述该模型具体在终端设备的部署难度及生态适配度，后续风险可能被低估。

• DRAM制程微缩瓶颈是公认事实，但报告中未针对可能出现的替代存储技术进行讨论，如MRAM、RRAM等新兴非挥发性存储技术对3D DRAM的潜在冲击未涉及。

---

7. 结论性综合

本报告通过对DRAM技术演进及AI端侧推理瓶颈的分析，明确指出当前DRAM制程微缩已接近极限，3D DRAM以混合键合技术实现多层堆叠解决散热与传输速度瓶颈成为行业共识。结合NPU协处理器，高内存带宽的3D DRAM可极大提升端侧AI推理速度和能效，契合未来AI应用“泛在”与“常开”的需求，由此开启端侧AI存储技术的蓝海市场。

报告引用了具体案例（如高通骁龙8GEN3），通过对比计算能力和内存带宽对应推理速度，阐明内存带宽是当前端侧AI瓶颈，3D DRAM技术的提升将带来实质性能跃升。

市场方面，国内外多家关键企业积极布局3D DRAM与NPU深度结合技术，昭示产业链将迎来技术革新和投资机遇。风险方面需警惕AI应用推广不及预期和技术迭代不顺利的潜在障碍。基于以上分析，报告对电子行业给予“增持”评级。

综上，报告为投资者呈现了一条清晰的技术与产业发展路径，结合实际性能瓶颈与技术突破，有理有据地说明3D DRAM+NPU的端侧AI未来重要地位和投资价值。[page::0]

---

参考信息

- 国泰海通证券研究，电子行业研究，2025年5月28日发布，[page::0][page::1]

报告